POWER ® 系列和 PowerPC® 体系结构概述

POWER ® 系列或 PowerPC® 微处理器包含一个分支处理器,一个定点处理器和一个浮点处理器。

POWER ® 系列或 PowerPC® 微处理器包含指令访存,指令执行和中断操作的排序和处理控件,并实现 POWER ® 系列和 PowerPC® 体系结构中定义的指令集,存储模型和其他设施。

POWER ® 系列或 PowerPC® 微处理器包含一个分支处理器,一个定点处理器和一个浮点处理器。 微处理器可以执行以下类型的指令:
  • 分支指示信息
  • 定点指示信息
  • 浮点指示信息

下图说明了 PowerPC® 微处理器的指令处理的逻辑表示。

图 1。 逻辑处理模型。 此过程从顶部开始,即 "分支处理" ,它将分支至定点或浮点处理。 这些进程从存储器发送和接收数据。 存储还将向图顶部的 "分支处理" 发送更多指令。

下表显示了 PowerPC® 用户指令集体系结构的寄存器。 这些寄存器位于用于 32 位应用程序的 CPU 中,并且可供用户使用。

寄存器 可用位
条件寄存器 (CR) 0-31
链路寄存器 (LR) 0-31
盘点寄存器 (CTR) 0-31
一般用途寄存器 00-31 (GPR) 0 0-31 表示每个寄存器
定点异常寄存器 (FIXED-point Exception Register , XER) 0-31
浮点寄存器 00-31 (fising-point registrers 00-31 (FPR)) 0-63 (对于每个寄存器)
浮点状态和控制寄存器 (FPSCR) 0-31

下表展示了 POWER ® 系列用户指令集架构的寄存器。 这些寄存器位于用于 32 位应用程序的 CPU 中,并且可供用户使用。

寄存器 可用位
条件寄存器 (CR) 0-31
链路寄存器 (LR) 0-31
盘点寄存器 (CTR) 0-31
一般用途寄存器 00-31 (GPR) 0 0-31 表示每个寄存器
乘法-商寄存器 (MQ) 0-31
定点异常寄存器 (FIXED-point Exception Register , XER) 0-31
浮点寄存器 00-31 (fising-point registrers 00-31 (FPR)) 0-63 (对于每个寄存器)
浮点状态和控制寄存器 (FPSCR) 0-31

该处理单元是一个面向字的定点处理器,与一个面向双字的浮点处理器串联运行。 微处理器使用 32 位字对齐的指示信息。 它提供了针对固定点的字节,半字和字操作数访存和存储,以及针对浮点的字和双字操作数访存和存储。 这些访存和存储可以发生在主存储器和一组 32 个通用寄存器之间,也可以发生在主存储器和一组 32 个浮点寄存器之间。