instruction fres (Floating Réciproque Estimate Single)

Objectif

Calcule une estimation à une seule précision de la réciproque d'un opérande à virgule flottante.

Remarque: L'instruction fres est définie uniquement dans l'architecture PowerPC® et est facultative. Il est pris en charge sur le PowerPC 603 RISC Microprocessor, et PowerPC 604 RISC Microprocessor, mais non pris en charge sur le PowerPC® 601 RISC Microprocessor.

Syntaxe

Description

L'instruction fres calcule une estimation à simple précision de la réciproque de l'opérande en virgule flottante à double précision de 64 bits dans le registre à virgule flottante (FPR) FRB et place le résultat dans FPR FRT.

L'estimation placée dans le registre FRT est correcte avec une précision d'une partie sur 256 de l'inverse de FRB. La valeur placée dans FRT peut varier d'une implémentation à l'autre et d'une exécution à l'autre sur la même implémentation.

Le tableau suivant récapitule les conditions spéciales:

1No si FPSCRZE = 1.

2No si FPSCRVE = 1.

FPSCRFPRF est défini sur la classe et le signe du résultat, à l'exception des exceptions d'opération non valide lorsque FPSCRVE = 1 et des exceptions de division zéro lorsque FPSCRZE = 1.

L'instruction fres a deux formes de syntaxe. Les deux formes de syntaxe affectent toujours le registre FPSCR. Chaque forme de syntaxe a un effet différent sur la zone 1 du registre de condition.

fres. Le format de syntaxe définit le bit d'enregistrement (Rc) sur 1 ; et l'instruction affecte les bits d'exception à virgule flottante (FX), d'exception à virgule flottante activée (FEX), d'exception d'opération à virgule flottante non valide (VX) et d'exception de dépassement de virgule flottante (OX) dans la zone de registre de condition 1 (CR1). Le format de syntaxe fres définit le bit d'enregistrement (Rc) sur 0 et n'affecte pas la zone de registre de condition 1 (CR1).

Paramètres